һ���忨����


�������gָ��
• �忨���Զ��x�Y�����忨��С332mmx260mm;
• FPGA����Xilinx Virtex UltralSCALE+ ϵ��оƬ XCVU9P;
• FPGA���d4�MFMC HPC �B����;
• ���d4·QSPF+��ÿ·��������100Gb/s;
• DSP̎��������TI 8��̎����TMS320C6678;
• DSP ���һ�M64-bit DDR3�w����������1GB����������1333Mb/s;
• DSP ����EMIF16 NorFlash���dģʽ��NorFlash����32MB;
• DSP ���һ·ǧ����̫�W1000BASE-T;
• FPGA�cDSP֮�gͨ�^RapidIO x4��“��
����ܛ��
• CFPGA ���d�yԇ���a��
• CFPGA���Դ���r犡���λ�ȿ��Ɯyԇ���a��
• CFPGA����SPI/GPIO�Ƚӿڜyԇ���a��
• DSP����Flash���d�yԇ���a��
• DSP����DDR3�ӿڜyԇ���a��
• DSP�W�ڲ��֜yԇ���a��
• DSP�cFPGA֮�gSRIO�yԇ���a��
• DSP����SPI/IIC/GPIO�ӿڜyԇ���a��
• XCVU9P����BPI���d�yԇ���a��
• XCVU9P����QSFP+�yԇ���a��
• XCVU9P����FMC�����ӿ��yԇ���a��
�ġ��������ԣ�
• �����ضȣ��̘I�� 0�桫+55�棬���I��-40�桫+85�棻
• ������ȣ�10%��80%��
�塢���Ҫ��:
• ֱ���Դ��늣����� �󹦺�100W��
• ���늉���12V/10A��
• �Դ�y������10%��
���������I��
���ٔ����ɼ����o��ͨ�š� |